Personal tools

Wiederverwendung (reuse) ganzer Funktionsblöcke beim VLSI-Entwurf

From iis-projects

Jump to: navigation, search
Wiederverwendung.gif

Short Description

Wirtschaftlichkeitsüberlegungen verlangen nach einer Wiederverwendung ganzer Funktionsblöcke. Die heute gängige Verflechtung von funktionalen Vorgaben mit kontextbedingten Sachzwängen (Timing, Latenz, Protokoll, Interface, Taktung, usw.) in einer elektronischen Schaltung steht diesem Bedürfnis im Wege. Ausgehend von elementaren Kommunikationsprotokollen und von parametrisierbaren HDL-Modellen sollen alternative Vorschläge entwickelt und untersucht werden, welche sich am Ansatz von Datenströmen orientieren.

Status: Available

Looking for 1-2 Semester/Master students
Contact: Hubert Kaeslin

Prerequisites

VLSI I
VLSI II (recommended)

Character

40% Theory
40% Simulation
20% EDA tools

Professor

Hubert Kaeslin

↑ top

Detailed Task Description

Goals

Practical Details

Results

Links

↑ top